“4改2”并不意味着Rubin平台整体性能缩水，也不代表AI算力需求出现下降。此次变化主要针对Rubin Ultra单封装内部MCM(Multi-Chip Module，多芯片模块)的堆叠方式，Rubin平台原有GPU、Vera CPU、NVLink6、ConnectX、BlueField以及Spectrum六大芯片协同架构并未发生变化。英伟达只是将原来的4-die超大封装改为2-Die标准封装，再通过PCB板级”2+2”方案完成系统集成，使整机柜总体算力基本保持一致。

一、 调整背景与核心逻辑

英伟达原版Rubin Ultra规划为单封装4颗计算芯粒(4-die一体式MCM)，配套16组HBM4E，单封装功耗峰值5000–6000W，封装尺寸突破120mm×120mm；受台积电CoWoS-L封装基板翘曲、凸点热失配、量产良率极低制约，英伟达调整架构：单封装仅集成2颗计算芯粒，整机通过系统PCB+NVLink 6实现两组双芯封装2+2互联，总算力、总显存带宽维持不变 。

该调整并非性能降级，而是互连链路的“内外迁移”：原4-die方案大量高速C2C互联、高密度供电走线集中在封装载板；新版将芯粒间跨模块高速互连、全局供电网络转移至服务器主板、Midplane中背板、正交背板三类PCB载体，形成封装基板的难度和系统PCB结构性的变化，PCB层数、基材、SI/PI、HDI工艺、机械可靠性五大维度指标同步重构。

二、板材与基材等级指标变化(最核心升级项)

1. 覆铜板(CCL)损耗等级强制升级

原版4-die方案预期：单封装内部互联距离短，高频损耗容忍度略高，核心PCB规划M8级碳氢树脂基材(Df@112GHz≈0.004–0.005)。

新版2-die(2+2)方案：跨模块NVLink 6信号速率提升至224Gbps SerDes，工作频率突破112GHz，走线长度翻倍，若使用M8材料，信号衰减、串扰会超标，迫使PCB强制切换M9超低损耗基材，其关键指标如下：

- 介电损耗Df≤0.0025@112GHz，介电常数Dk≤3.0；

- 配套第三代低DK石英Q布+HVLP4超低粗糙度铜箔(铜箔Rz≤0.5μm)，降低趋肤效应损耗；

- 正交背板、Midplane中背板等高损耗敏感区域，远期验证导入M10基材，满足448Gbps迭代需求。

2. 铜箔与耐热指标收紧

- 铜箔：全部取消常规HVLP2，统一HVLP4/5，铜箔厚度公差±2μm；

- 耐热：长期工作温度上限130℃，Tg≥210℃，适配整机全液冷高温循环工况；

- 热膨胀系数CTI：X/Y轴CTE≤12ppm/℃，降低高多层PCB冷热循环板翘，匹配双芯模块大功率散热温差。

三、PCB层数、板型结构指标重构

1. 单卡OAM计算板(GPU载板)

- 4-die原版：22层5阶HDI，仅承载单封装4芯供电与短距C2C走线；

- 2-die新版：升级至26层6阶高阶HDI，新增大量跨模块差分信号层、独立高压PDN电源层，电源地层占比提升30%；最小线宽/线距从25/25μm收紧至18/18μm，微盲孔孔径50μm，满足8组HBM4E高密度引脚布线。

2. NVSwitch交换托盘板

- 4-die原版：24层通孔板；

- 2-die新版：32层混合HDI板，新增屏蔽地层隔离多路224G差分对，背板互联连接器引脚翻倍，布线密度提升45%。

3. Midplane正交中背板(新增核心板件，4-die方案无独立中板)

4. 原方案无需跨模块中转，无44层中背板需求；2+2模块化架构必须配置44层M9级正交Midplane，作为两组双芯GPU的高速信号中转枢纽，垂直交叉布线替代传统铜缆，整机无缆化架构落地，成为Rubin Ultra平台标配PCB品类。

5. 机柜级正交背板(变化幅度最大)

- 4-die原版规划：60–66层背板；

- 2-die新版量产规格：78层超高层正交背板，整机576颗GPU互联全部依托背板走线，替代铜缆，层数提升18%；极限验证样板可达104层，层压对位精度±20μm，工艺门槛大幅抬升。

四、信号完整性(SI)硬性指标全面收紧

1. 阻抗控制公差

- 4-die旧方案：差分阻抗100Ω±10%；

- 2-die新方案：全高速差分对阻抗公差，单端50Ω±5%，批量生产必须全程阻抗扫描，杜绝跨模块长距离信号反射。

2. 串扰、回波损耗约束

- 近端串扰NEXT≤-32dB@112GHz，远端串扰FEXT≤-28dB；

- 回波损耗RL≤-26dB，远严于Blackwell GB300标准；

- 差分对内时序偏移≤5ps，保障224G NVLink 6纳秒级同步传输。

3. 布线与屏蔽规则变更

因2+2模块间走线拉长，PCB强制增加连续完整屏蔽地层，高速差分对独立包地，相邻信号层正交布线，信号与电源层隔离比例提升50%；禁止长距离平行走线，差分对长度误差控制≤0.3mm。

五、电源完整性与供电PCB指标升级

1. 单封装功耗结构变化：4-die单封装峰值6000W；2-die单封装峰值2850W，单卡总功耗不变，但供电通道一分为二，PCB需设计两套独立PDN网络；

2. 电压压降约束：1.8V/0.8V核心供电通道，全链路直流压降≤25mV，电源层铜厚从2oz提升至3oz，局部大电流区域采用4oz加厚铜；

3. 高压直流适配：整机导入800V高压DC母线，PCB电源区域耐压≥1200V，绝缘层厚度、孔环宽度同步放大，高压区与高速信号区物理隔离；

4. 去耦电容布局密度翻倍：PCB预留高密度MLCC焊盘，单块计算板电容点位增加35%，抑制多芯同步开关噪声(SSN)。

六、HDI钻孔、厚径比、机械工艺指标调整

1. 深孔厚径比(正交背板/中背板核心工艺门槛)

- 4-die旧背板预期厚径比≤40:1；

- 2-die新版78层正交背板：量产稳定66:1深孔厚径比，配套高精度背钻工艺，背钻残桩≤0.15mm，消除高速信号孔残桩寄生电感。

2. 孔径、微盲孔标准

- 机械通孔最小孔径0.12mm；

- 任意层HDI微盲孔50μm，树脂塞孔饱满度≥95%，无气泡凹陷；

- 孔环最小宽度0.08mm，多层板孔位对位偏差≤25μm。

3. 平整度与板翘机械指标

原版4-die方案PCB翘曲允许≤0.5%；新版因多层压合、液冷冷热循环，硬性约束：

- 整机PCB板翘曲整体≤0.3%；

- GPU芯片DUT贴合区域局部平整度≤50μm，保障OAM板与GPU、水冷冷板紧密贴合，避免热阻突变。

七、价值与工艺分化：封装基板降配，系统PCB全面增值

1. 封装载板指标下行：单封装由4芯改为2芯，载板层数、微凸点数量、布线密度降低，ABF载板工艺难度小幅缓解；

2. 系统PCB全线提标：OAM板、交换板、44层Midplane、78层正交背板四类高端PCB层数、材料、工艺同步升级，单套Rubin Ultra整机PCB价值较4-die原型提升233%；

3. 产能门槛转移：原产业瓶颈集中在先进封装载板，调整后PCB工厂需打通6阶HDI、78层超高层压合、66:1厚径比钻孔、M9基材加工四大稀缺工艺，高端PCB产能成为Rubin Ultra量产核心约束。

八、总结：4改2架构下PCB技术要求核心变化总览

1. 基材：从M8全面切换M9超低损耗碳氢基材，配套HVLP4铜箔、石英布，适配224G高频长距离走线；

2. 层数结构：计算板22层→26层，新增44层Midplane中背板，机柜正交背板66层升级至78层正交无缆架构；

3. SI指标：阻抗公差从±10%收紧至±5%，串扰、时序偏移、回波损耗标准翻倍严苛；

4. PI供电：双独立PDN网络，加厚电源铜箔，适配800V高压直流，压降、噪声约束提升；

5. 制造工艺：6阶高阶HDI普及，厚径比上限40:1提升至66:1，板翘、平整度机械公差大幅收紧；

6. 产业逻辑：互连压力从封装内部转移至系统PCB，高端高速多层板成为Rubin Ultra算力落地的核心硬件壁垒。